www.design-reuse-embedded.com
Find Top SoC Solutions
for AI, Automotive, IoT, Security, Audio & Video...

Cadence工具获台积电7纳米早期设计及10纳米芯片生产认证

中国上海, Mar. 22, 2016 – 楷登电子(美国 Cadence 公司,NASDAQ: CDNS)今日宣布,用于10纳米 FinFET工艺的数字、定制/模拟和签核工具通过台积电(TSMC)V1.0设计参考手册(DRM)及SPICE认证。Cadence 和台积电为共有客户认证设计工具,开发最新流程设计套件(PDK),为基于最新版DRM 和SPICE 认证的模型提供早期设计(design start)支持;双方并将继续加强合作,进一步推动7纳米技术的发展。

Cadence 定制/模拟和数字实现与签核工具已通过台积电的高性能参考设计认证,为客户提供创新解决方案,助其充分实现台积电7纳米和10纳米工艺高性能、低功耗和小面积的技术优势。通过认证的Cadence工具包括:

除获得台积电10纳米工艺认证的工具外,Virtuoso Liberate™库例化分析解决方案和Virtuoso Variety™ 统计库例化分析解决方案也已通过验证。Virtuoso解决方案创建精确的Liberty模型库,包括时序、噪音和电源模型,充分满足Liberty 变种格式(LVF)模型的要求。Liberty 模型库可以为制程变异签核及超低功耗应用的电迁移模型提供支持。采用Virtuoso Liberate™库例化分析解决方案和Virtuoso Variety™ 统计特性分析解决方案的模型库已被广泛用于10纳米v1.0 STA工具认证。

此外,Cadence与台积电也完成了10纳米工艺定制/混合信号设计参考流程的验证。该流程可进一步提高设计效率,主要功能如下:

"获得认证后,我们的工具将助力系统与半导体企业进一步缩短先进节点设计的上市时间,更快速的应用于手机、平板电脑、应用处理器及高端服务器。"Cadence公司资深副总裁兼数字与签核事业部总经理Anirudh Devgan博士表示,"经由与台积电的深入合作,我们与客户就10纳米设计高效沟通,同时推动7纳米设计工艺的发展,助力采用尖端工艺节点的客户实现最大获益。"

台积电设计基础架构市场部高级总监李硕表示:"启动7纳米设计流程时,我们与Cadence密切合作,完成对一系列工具的认证,为客户提供数字、定制和混合信号设计参考流程,助其减少迭代,提升可预测性。这也标志着,台积电的10纳米技术设计支持已经成熟,将正式推向市场并量产发行"。

欲了解Cadence工具的详细信息,请访问www.cadence.com/products/Pages/all_products.aspx.

关于Cadence

Cadence 公司致力于推动全球电子设计创新,在开创集成电路和电子产品中发挥着核心作用。客户采用 Cadence 的软件、硬件、IP 和服务,设计并验证尖端半导体器件、消费电子产品、网络架构和通讯设备以及计算机系统。Cadence 公司总部位于美国加州圣荷塞市,在世界各地均设有销售办事处、设计中心和研究机构,为全球电子产业提供服务。如需了解关于 Cadence 公司、产品及服务的更多信息,请访问公司网站http://www.cadence.com

 Back

Partner with us

List your Products

Suppliers, list and add your products for free.

More about D&R Privacy Policy

© 2024 Design And Reuse

All Rights Reserved.

No portion of this site may be copied, retransmitted, reposted, duplicated or otherwise used without the express written permission of Design And Reuse.