www.design-reuse-embedded.com
Find Top SoC Solutions
for AI, Automotive, IoT, Security, Audio & Video...

Synopsys的IC Compiler II通过了TSMC 7nm制程工艺认证

TSMC认证7nm Synopsys Galaxy Design Platform的数字、签收、定制和AMS工具套件

Apr. 06, 2017 – 亮点:

新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)日前宣布:TSMC认证Synopsys Galaxy Design Platform能用于其最新的7nm FinFET制程工艺V1.0。

双方还围绕Design Compiler Graphical和IC Compiler II数字实施产品进行了进一步合作,支持双方共同的客户使用TSMC的高性能计算(HPC)方法处理7nm节点。经验证,在计算密集型设计中,该方法能大幅提高性能。这些合作成果能提高设计人员创建下一代产品的速度。

由于制程、性能和产量需求对创新解决方案的需要,双方就整个流程都无缝支持的via-structure开展广泛合作,将其作为7nm设计和7nm HPC流程部署的关键。该解决方案包含Design Compiler Graphical各处的性能扩展和via-structure假设分析,还能在支持PrimeTime ECO的IC Compiler II布局绕线流程中进行自动创建和插入。对PrimeTime ECO的支持能在最后的时序签收ECO阶段保留和增强通路铜柱结构。Synopsys与TSMC会合作创造能实现高性能、高可靠性的7nm设计的创新方法。

为满足低功耗运行的需要,全面支持先进的波形传播(AWP)基于与参数片上变异(POCV)技术的Galaxy Design Platform提供低压支持。

IC Compiler II还能在PrimeTime时序分析和签收技术部署的设计收敛阶段中提供精确的签收时序。整个平台都部署了总功耗优化技术,包括扩展的多位方法支持和先进的并发时钟与数据优化,能增强设计人员提供高度分化的低功耗产品的能力。

增强的PrimeTime物理感知ECO可以用于7nm工艺,能无缝满足最新的制程驱动要求,包括ECO已布置元件的pin跟踪对齐和低泄露电力恢复。

TSMC设计架构营销部资深总监Suk Lee表示:"这表示Synopsys与TSMC提供全流程设计工具且与7nm制程工艺并行的长期合作进入尾声。现在,合作成果能让设计人员提前将设计送交制造。"

Synopsys设计部产品营销副总裁Bijan Kiani表示:"此次合作充分利用了创新的TSMC 7nm高性能低功耗技术。最终成果允许我们共同的客户使用Galaxy Design Platform进行高质量的7nm设计。"

TSMC认证的可以用于其7nm制程的Galaxy工具有:

关于Synopsys

新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)是各家创新公司在从芯片(Silicon)到软件(Software™)等多个领域内的合作伙伴,这些公司开发了我们每天所依赖的电子产品和软件应用。作为世界第15大软件公司,Synopsys长期以来一直是电子设计自动化(EDA)和半导体IP领域内的全球领导者,其在软件质量和安全解决方案领域内的领导力也正在提升。无论您是创造先进半导体产品的SoC设计人员,还是编写需要最高质量和安全性的应用软件开发人员,Synopsys都有开发各种创新的、高质量和安全的产品所需的解决方案。更多信息,请访问www.synopsys.com。

 Back

Partner with us

List your Products

Suppliers, list and add your products for free.

More about D&R Privacy Policy

© 2024 Design And Reuse

All Rights Reserved.

No portion of this site may be copied, retransmitted, reposted, duplicated or otherwise used without the express written permission of Design And Reuse.