最新Cadence Allegro DesignTrue DFM技术全面加速产品开发及上市流程

业界首款全面、实时、在线的DFM设计技术将PCB设计工程师从令人沮丧、耗费时间的设计 - 验证 - 修复迭代这一重复劳动过程解决出来

中国上海, Sept. 20, 2017 – 楷登电子（美国Cadence公司，NASDAQ: CDNS）宣布推出Cadence^®Allegro^® PCB DesignTrue DFM设计技术，该技术为业界首款实时、在线的可制造性设计（DFM）解决方案，集成了电气、物理和空间的设计规则检查（DRC）。 这一创新技术，集成到Allegro PCB编辑器中，使PCB设计工程师能够在制造验收之前立即识别和纠正错误。 通过早期发现错误，设计团队可以减少返工、缩短设计周期、加快新产品开发和上市流程，每次迭代修改约可节省至少一天，整体则可节省数天、甚至数周。 如需了解更多信息，请访问 www.cadence.com/go/designtruedfm。

不同于以批处理模式运行DFM检查的传统制造验收工具，Allegro DesignTrue DFM技术在设计时提供了实时、在线的设计反馈，消除了PCB设计工程师和DFM检验团队之间令人沮丧、耗费时间的设计-验证-修复迭代这一重复劳动过程。到了PCB的DFM验收节点，设计者能确保他们的设计与制造规则要求一致，让设计和制造两个环节平滑、高效地衔接。

Allegro DesignTrue DFM技术与目前用于电气、物理和空间规则的，经过验证的Allegro约束驱动设计流程和在线检验解决方案相一致。 Allegro DesignTrue DFM技术提供了一整套检查，以确保设计的可制造性。可以实时检查诸如走线、焊盘、过孔等铜材料与板边和其他铜材料的间距，不同于电气网络规则检查。

该创新技术可以轻松配置，应用前后关系和重用制造规则。 Allegro DesignTrue DFM技术支持DFM规则的导入和导出，并提供2000多个高级检查项目。 此外，它采用了一种全新的、更为易用的DRC浏览器，能够一次性处理一类错误。 约束是可灵活配置的，能够启用、禁用组和整个类别的规则或单个规则。 规则可被应用于刻蚀模式、非刻蚀模式和层叠模式，使设计工程师能够隔离板层、几何形状和切口。 新的浏览器可图形化描述DRC，按类型描述DRC，并提供DRC计数图表。 用户可以快速排序、浏览和查看，放弃或保留DRC。

Freedom CAD Services公司首席运营官Scott Miller表示："PCB复杂性不断增加，延长了设计周期，并使其变得更难以预测。 使用了Cadence Allegro PCB DesignTrue DFM技术，我们的PCB设计团队可以确保他们的设计一次性成功，同时考虑到电气、物理和制造方面的约束。 这消除了制造验收流程中不必要的迭代，为我们节省数天到数周的时间。"

"加速新产品的开发和上市是客户最优先考虑的问题，"Cadence公司资深副总裁兼定制IC和 PCB事业部总经理Tom Beckley表示："15年来，Allegro约束规则驱动流程和在线检验解决方案在电子设计领域得到了广泛的应用。作为我们System Design Enablement战略的一部分，我们正将此方法应用于DFM检查，将我们的解决方案扩展到制造领域，使电子设备OEM厂商能够更快速、更自信地将其产品推向市场。"

关于楷登电子Cadence

Cadence公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence公司创新的"系统设计实现" （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence公司同时被财富杂志评选为"全球年度最适宜工作的100家公司"之一。了解更多，请访问公司网站 www.cadence.com。

 Back