|
|
www.design-reuse-embedded.com |
芯片并行仿真技术或将成未来二十年主流
芯片设计仿真技术经历了第一代的解释代码仿真器和第二代的编译代码仿真器。随着芯片设计尺寸变得越来越大,复杂程度越来越高,原有技术已无法满足市场需求。第三代并行仿真平台应运而生,或将成为未来二十年芯片仿真主流技术。
廖均 EDN China, May. 05, 2017 –
工欲善其事,必先利其器。现今的芯片设计已经达到亿门级集成度,即便经验最丰富的设计工程师也无法凭手工完成。在芯片设计过程中,仿真验证是十分重要的一个环节,以确保芯片进入流片生产环节前符合预期设计性能要求。专门为芯片设计工程师提供仿真和验证工具的EDA细分行业是整个半导体行业生态链中最上游,最高端的节点。全球EDA市场基本上被三家公司霸占:Cadence、Synopsys和Mentor Graphics,其中规模最小的Mentor Graphics已经被西门子收购。经过30多年的行业发展和市场竞争,这三家主要的EDA供应商各有自己的独特优势,在全球半导体技术和市场的动态变化中保持相对平衡的格局。
Cadence Protium验证平台大显身手
专注于数字娱乐系统的晶晨半导体(AmLogic)最近推出一款新的多媒体系统级芯片(SoC),其设计周期比传统设计流程缩短2个月。在竞争异常激烈的消费电子市场,比同行提前2个月上市新产品意味着什么,业界人士应该都很清楚。而实现这一芯片设计背后的功臣就是来自Cadence的FPGA原型验证平台Protium S1。